DS/FH混合擴頻接收機解擴及同步技術的FPGA實現(xiàn)

時間：2023-05-01 11:36:52 電子通信論文我要投稿

相關推薦

摘要：研究采用編碼擴頻的DS/FH混合擴頻接收機的核心模塊——同步及解擴部分的FPGA實現(xiàn)結構。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上，實現(xiàn)了接收機的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成，提高了捕獲速度。實驗結果證明該方案是正確可行的。

關鍵詞：DS/FH接收機解擴同步 FPGA實現(xiàn)

DS/FH混合擴頻通信系統(tǒng)中，需要數(shù)據(jù)不變頻器、相關累加器及碼發(fā)生器等完成下變頻、相關解擴等運算。通常采用專用芯片來完成這些功能，導致系統(tǒng)體積增大，不便于小型化�，F(xiàn)代的EDA（電子設計自動化）工具已突破了早期僅期進行PCB版圖設計或電路功能模擬、純軟件范圍的局限，以最終實現(xiàn)可靠的硬件系統(tǒng)為目標，配置了系統(tǒng)自動設計的全部工具，如各種常用的硬件描述語言平臺VHDL、Verilog HDL、AHDL等；配置了多種能兼容和混合使用的邏輯描述輸入工具，如硬件描述語言文本輸入法（其中包括布爾方程描述方式、原理圖描述方式、狀態(tài)圖描述方式等）以及原理圖輸入法、波形輸入法等；同時還配置了高性能的邏輯綜合、優(yōu)化和仿真模擬工具。FPGA是在PAL、GAL等邏輯器件的基本上發(fā)展起來的。與PAL、GAL等相比較，F(xiàn)PGA的規(guī)模大，更適合于時序、組合等邏輯電路應用場合，它可以替代幾十甚至上百塊通用IC芯片。FPGA具有可編程性和設計方案容易改動等特點，芯片內部硬件連接關系的描述可以存放在下載芯片中，因而在可編程門陣列芯片及外圍電路保持不動的情況下，更換下載芯片，就能實現(xiàn)新的功能。FPGA芯片及其開發(fā)系統(tǒng)問世不久，就受到世界范圍內電子工程設計人員的廣泛關注和普遍歡迎。本文主要討論一種基于編碼擴頻的DS/FH混合擴頻接收機解擴及同步過程的實現(xiàn)結構，采用ALTERA公司的APEX20K200RC240-1器件及其開發(fā)平臺Quartus II實現(xiàn)混合擴頻接收機的核心——解擴及同步模塊。

1 混合擴頻接收機解擴模塊的FPGA設計

解擴模塊是混合擴頻接收機的核心。該模塊實現(xiàn)對接收信號的解擴處理，主要包括數(shù)字下變頻器、數(shù)控制蕩器（NCO）、碼發(fā)生器、相關累加器和偽碼移相電路等，通常各模塊采用專用芯片。利用FPGA將這些功能集成在一塊芯片中，大大縮小了接收機的體積，便于實現(xiàn)系統(tǒng)的小型化和集成化。下面分別介紹該模塊各部分的FPGA實現(xiàn)結構。

1.1 數(shù)控振蕩器（NCO）

數(shù)控振蕩器是解擴模塊中的重要組成部分，主要用于為碼發(fā)生器提供精確的時鐘信號，從而實現(xiàn)對接收信號的捕獲和跟蹤。碼發(fā)生器由相位累加器和查找表構成。若使用字長為40位寬的累加器，對于某一頻率控制字A，輸出頻率fout與輸入頻率控制字A的關系為：

fout=fclkA/2 40

其中，fclk為系統(tǒng)時鐘。只要改變控制字A的大小，就可以控制輸出頻率fout。Fout變化的最小步長Δf由累加器的數(shù)據(jù)寬度決定。若數(shù)據(jù)寬度取40位，則：

Δf=fclk/2 40

利用上述原理，可以通過精確分頻得到所需頻率。原理圖如圖1所示。

圖1中頻率控制字A由DSP寫入�？紤]到FPGA內部存儲資源限制，取40位相位累加值result[39..0]的高八位作為查找表LUT（look～up table）的輸入，查找表由ROM構成，存儲各相位所對應采樣值。當查找表輸入端為某一相位phase時，則

[1] [2] [3] [4] [5]

【DS/FH混合擴頻接收機解擴及同步技術的FPGA實現(xiàn)】相關文章：

數(shù)字化DS/BPSK導航接收機設計與實現(xiàn)04-27

GPS L2 CM碼產生和同步的FPGA實現(xiàn)方法04-27

單頻實時GPS軟件接收機導航解算的C++實現(xiàn)04-27